半导体产业链迫切设施，浅道先进封装

一、弁言

跟着半导体技艺的握住发展，先进封装算作后摩尔时间人人集成电路的迫切发展趋势，正日益受到平凡关爱。受益于AI、办事器、数据中心、汽车电子等卑劣刚劲需求，半导体封装朝着多功能、袖珍化、便携式的标的发展，先进封装市集有望加快渗入。据Yole的数据，人人先进封装市集范围展望将从2023年的378亿好意思元增长至2029年的695亿好意思元，复合年增长率达到10.7%。

二、封装技艺迭代

（一）.从传统封装到先进封装的跨越

跟着集成电路工艺制程越发先进，对技艺端和老本端均无情雄伟挑战，封装行业收场了从传统封装到先进封装的迁徙。传统封装主邀功能为芯片提供机械保护、散热路线以及确保机械和电气连系平安性等。先进封装则接纳先进瞎想想路和集成工艺，对芯片进行封装级重构，能灵验提醒系统高功能密度。它可在不只纯依靠芯片制程工艺缓和的情况下，通过晶圆级封装和系统级封装，提高家具集成度和功能各类化，温情末端应用对芯片浮薄、低功耗、高性能的需求，同期大幅诽谤芯片老本，在高端逻辑芯片、存储器、射频芯片、图像处理芯片、触控芯片等界限平凡应用。

（二）.先进封装发展趋势与技艺迭代

跟着芯片在算速与算力上需求同步提醒，高速信号传输、优化散热性能、收场更袖珍化封装、诽谤老本、提高可靠性以及收场芯片堆叠等成为封装界限新追求。从制造工艺端来看，为捏续提醒集成度，先进封装从率先的倒装封装(FC)，逐步向晶圆级封装(WLP)、2.5D/3D封装等迭代。

贵寓起首:《先进封装推动半导体产业新发展》，《先进封装技艺的发展与机遇》，华安证券研究

三、先进封装技艺

传统封装起程点将晶圆切割成芯片，然后对芯片进行封装；而晶圆级封装则是先在晶圆上进行部分或一起封装，之后再将其切割成单件。

晶圆级封装措施约略进一步细分为以下四种不同类型：其一，晶圆级芯片封装（WLCSP），约略胜利在晶圆的顶部形成导线和锡球（Solder Balls），且无需基板。其二，重新分派层（RDL），诈欺晶圆级工艺对芯片上的焊盘位置进行重新排列，焊盘与外部通过电气连系的表情相连系。其三，倒片（Flip Chip）封装，在晶圆上形成焊合凸点，以此来完成封装工艺。其四，硅通孔（TSV）封装，借助硅通孔技艺，在堆叠芯片的里面收场里面连系。

（一）.晶圆级封装（WLP）

晶圆级封装（Wafer Level Packaging, WLP）是一种前沿的半导体封装技艺。与传统封装措施不同，WLP在晶圆制造阶段即对芯片进行封装，而非切割成单个单位后进行。这一翻新表情使得晶圆上的芯片约略先进行测试和封装，随后再切割成颓唐个体，从而大幅度提醒了坐蓐后果和封装密度。

晶圆级封装（贵寓起首:屹立芯创）

WLP技艺带来了诸多上风。起程点，在尺寸和分量方面，由于封装历程在晶圆级别进行，无需为封装体预留特别空间，因此不错显贵减小封装尺寸和收缩分量。其次，老本后果亦然WLP的一大亮点，整个这个词晶圆约略同期进行封装，这种批量处理表情灵验诽谤了坐蓐老本。此外，WLP还能收场更高的I/O密度和更优的电气性能，因为I/O引脚不错胜利散布在芯片周围。同期，由于封装材料胜利与芯片宣战，有助于热量的传导，从而提醒了散热性能。临了，由于减少了焊合辩论的数目，WLP还显贵提高了家具的可靠性。

但是，WLP技艺也存在一些劣势。起程点，瞎想复杂性加多，因为WLP条目在晶圆级别进行瞎想和制造，这可能会提高瞎想的复杂性和老本。其次，一朝芯片被封装，若是发现颓势，缔造或更换单个芯片将变得畸形费事。临了，WLP需要高精度的制造工艺，对开垦和技艺的条目较高，这可能适度了部分小范围制造商的接纳。

先进的晶圆级封装分类

晶圆级芯片封装(WLCSP)可分为两大类型:扇入型WLCSP(Fan-In WaferLevel Chip ScalePackage, Fan-In WLCSP)和扇出型 WLCSP(Fan-Out Wafer Level Chip ScalePackage, Fan-Out WLCSP)。

1.扇入型 (Fan-In) WLCSP (Wafer Level Chip Scale Package)

晶圆级芯片封装大多制造历程在晶圆上完成，是晶圆级封装典型代表。广义上，晶圆级封装还包括在晶圆上完成部单干艺的封装，如接纳重新分派层、倒片技艺和硅通孔技艺的封装。扇入型和扇出型 WLCSP 中的 “扇” 指芯片尺寸。扇入型 WLCSP 的封装布线、绝缘层和锡球在晶圆顶部。扇入型 WLCSP 与传统封装比拟有优污点。

扇出型封装（FO）技艺

优点：封装尺寸与芯片尺寸调换，可缩至最小；锡球胜利固定在芯片上，无需基板等绪论，电气传输旅途短，电气特色好；无需基板和导线等封装材料，工艺老本低，在裸片数目多、坐蓐后果高时可进一步细水长流老本。

污点：接纳硅芯片作封装外壳，物理和化学防备肠能弱，与 PCB 基板热彭胀总共辞别大，导致锡球承受应力大，焊点可靠性弱；存储器半导体推出消亡容量芯片尺寸变化时，无法用现存基础设施进行封装测试；封装锡球摆设尺寸大于芯片尺寸或晶圆上芯片数目少、坐蓐良率低时，封装老本高于传统封装。

2.扇出型 (Fan-Out) WLCSP

扇出型WLCSP接纳了扇入型的优点并更正了其颓势。

扇入型封装和扇出型封装(贵寓起首：SK海力士)

扇入型WLCSP的锡球均位于芯片名义，而扇出型则可蔓延至芯片外。扇入型需在封装后才切割晶圆，故芯片与封装尺寸需一致，锡球也必须在芯片范围内。扇出型则先切割再封装，芯片排列在载体上重塑为晶圆，其间填充环氧树脂模塑料。之后取出晶圆进行级处理并切割成单位。

扇出型不仅保捏扇入型的电气特色，还惩处了其问题，如无法使用现存封装测试设施、锡球阵列过大无法封装及封装不良导致的老本加多等。因此，扇出型WLCSP比年来应用日益平凡。

（二）.重新分派层 (ReDistribution Layer, RDL)

RDL技艺是对晶圆上已有键合焊盘进行重新布线的工艺，通过加多金属层来改变焊盘布局。这是一种晶圆级工艺，专为焊盘重排瞎想，处理后仍需传统封装。

客户若想私有排列晶圆焊盘，接纳RDL技艺比编削晶圆制造更高效。此外，RDL也适用于中心焊盘芯片的堆叠。

接纳RDL技艺的芯片与剖面图

（三）.倒片封装 (Flip Chip)

倒片封装技艺通过将芯片上的凸点翻转并安设于基板等封装体上，收场芯片与板的电气连系。此技艺已很猛进程上取代传统引线键合，原因有二：

引线键合对输入/输出（I/O）引脚数目和位置有适度，而倒片封装无此适度。倒片封装的电信号传输旅途更短。

在引线键合中，金属焊盘一维排列于芯片名义，无法位于边际或中心。而倒片封装中，焊盘可二维排列于芯片一侧，数目大幅加多。此外，凸点焊盘可打发于芯片顶部轻易位置，供电焊盘也可围聚需供电区域，提醒电气性能。

引线键合与倒片键合的信号传输旅途对比

（四）.堆叠封装 (Stacked Packages)

堆叠封装技艺能减小家具体积，提醒性能，是家具开发的迫切措施。往日，一个封装体内时常只封装一个芯片，但当今可开发多芯片封装或大容量存储器封装，致使整合多个系统组件于单个封装体内。这些技艺助力半导体公司打造高附加值家具，温情市集需求。

堆叠封装技艺主要分为三类：

封装堆叠：通过垂直堆叠封装体形成。芯片叠层封装（引线键合）：使用引线键合技艺将不同芯片堆叠在单个封装体内。芯片叠层封装（TSV）：使用硅通孔技艺替代引线键合收场里面电气互连。

2.5D/3D封装与堆叠封装致密相连，均为半导体封装的关节技艺，旨在提醒芯片集成度、性能和体积后果。

堆叠封装通过垂直堆叠多个封装体或芯片来减小体积、提醒性能，可接纳不同技艺收场。2.5D封装利用中介层和TSV等技艺连系多个芯片，诽谤老本、提高产量。3D封装则在芯片里面制作TSV，收场更高集成度，但技艺难度和老本较高。

三者均追求高集成度、性能和体积后果，堆叠封装包含2.5D和3D封装。它们在不同界限有平凡应用，如高性能缱绻、收罗通讯等，且跟着技艺向上，将更平凡地应用于电子家具，推动半导体产业发展。

贵寓来演：芯不雅点

（五）.系统级封装（SiP）

系统级封装（System in Package, SiP）是一种先进的封装技艺，它通过将多个功能辞别的集成电路（ICs），比如处理器、存储器、传感器等，集成在一个单一的封装内，来构建一个圆善的系统惩处决策。这种集成不仅限于硬件组件，还不错包括软件部分以及无源元件，如电阻器和电容器，从而收场高度的系统整合。

SiP技艺的上风在于其高集成度，约略将多个芯片和元件集成在单一封装内，显贵减少最终家具所需的空间。此外，由于元件之间的距离缩小，SiP约略提醒电子开垦的性能，减少信号传输的延迟。SiP还提供了瞎想无邪性，允许瞎想师在系统级别上进行翻新，更容易收场定制化瞎想。从老本角度来看，SiP通过集成多个元件减少了拼装老本和材料使用，从而诽谤了合座老本。同期，由于减少了外部连系和接口，SiP提高了系统的可靠性和耐用性。

芯粒主意图

但是，SiP技艺也面对一些挑战。其瞎想和开发历程比传统封装更为复杂，需要跨学科的专科学问。此外，SiP封装的维修难度较高，一朝封装出现故障，可能需要更换整个这个词模块，加多了维修老本。跟着集成度的提高，散热成为SiP瞎想中的一个迫切研究成分。尽管永恒来看SiP不错诽谤老本，但初期的制形老本可能较高，相称是关于产量不大的家具。这些挑战需要通过翻新的瞎想和制造技艺来克服，以收场SiP技艺的全面上风。

四、先进封装市集样式

人人先进封装参与者繁密，其惩处决策涵盖（超）高密度扇出（有机中介层）、3D片芯堆叠、2.5D硅中介层、2.5D镶嵌式硅桥、3D堆叠存储器等几大类。龙头代工场过甚惩处决策包括台积电（InFO，集成扇出）、日蟾光（FOCoS，芯片后装的基板上扇出芯片）、三星（2.5D RDL（再散布层））、Amkor Technology（S - SWIFT，高密度扇出线）等。典型工艺布局如下：

2.5D：CoWoS（台积电）、EMIB（英特尔）、I - Cube（三星）、XDFOI（长电科技）等；

3D：SoIC（台积电）、Foveros（英特尔）、X - Cube（三星）、3D - eSinC(华天科技）等。

整个高端性能封装平台(Yole对2.5D和3D的分类)

五、畴昔发展趋势

在刻下AI等新兴界限带动下，挪动和亏损类、电信和基础设施以及汽车等末端市集需求刚劲增长，先进封装市集快速增长，产业链各细分设施皆有望迎来国产替代宽广机遇。畴昔，先进封装可能会朝着更高集成度、更小尺寸、更高性能以及智能化等标的发展。举例，可能会出现将更多种类芯片集成在一个封装体内的技艺，进一步缩小封装尺寸，接纳更先进材料和工艺提高性能，以及收场封装体的智能化监测和适度等。

六、结语

先进封装算作半导体产业的关节设施，在温情末端应用需求、推动半导体行业发展方面具有迫切作用。跟着市集需求的增长和技艺的握住向上，人人先进封装市集范围将捏续扩大，国内企业在市集样式中也有一定的发展契机，同期关节开垦的国产化替代也在逐步鼓动。畴昔，先进封装技艺将握住翻新和发展，为半导体产业带来更多的可能性。